انت هنا الان : شبكة جامعة بابل > موقع الكلية > نظام التعليم الالكتروني > مشاهدة المحاضرة

ASYNCHRONOUS COUNTER CIRCUITS

الكلية كلية الهندسة     القسم  الهندسة الكهربائية     المرحلة 4
أستاذ المادة ايهاب عبد الرزاق حسين محمد       10/07/2018 17:58:01
Asynchronous counters do not have a common clock that controls all the Hip-flop stages. The control clock is input into the first stage, or the LSB stage of the counter. The clock for each subsequent stage is obtained from the output from the prior flip-flop stage.
Toggle flip-flops are used almost exclusively in the design of asynchronous counters. With the toggle flip-flop, the output state toggles between a logic HIGH and a logic LOW on each clock pulse. The external clock that controls the flip-flop output state is input into the LSB stage. Either the true or inverted output from the flip-flop can serve as the output bit value to form the count state or as the clock to the next stage in the counter circuit.
For any given asynchronous counter circuit, the count direction for counting serially up or down is dependent on the triggering of the flip-flops. An asynchronous counter designed for positive edge-triggered flip-flops will not generate the desired count sequence if negative edge-triggered flip-flops are substituted in the circuit design. Analyzing waveforms into and out of the flip-flops is crucial to obtaining a properly functioning circuit.

المادة المعروضة اعلاه هي مدخل الى المحاضرة المرفوعة بواسطة استاذ(ة) المادة . وقد تبدو لك غير متكاملة . حيث يضع استاذ المادة في بعض الاحيان فقط الجزء الاول من المحاضرة من اجل الاطلاع على ما ستقوم بتحميله لاحقا . في نظام التعليم الالكتروني نوفر هذه الخدمة لكي نبقيك على اطلاع حول محتوى الملف الذي ستقوم بتحميله .